MOSFET kolo za držanje koje uključuje otpornike R1-R6, elektrolitičke kondenzatore C1-C3, kondenzator C4, PNP triodu VD1, diode D1-D2, međurelej K1, komparator napona, integrisani čip sa dvostrukom vremenskom bazom NE556 i MOSFET Q1, sa pinom br. 6 integriranog čipa s dvojnom vremenskom bazom NE556 koji služi kao signalni ulaz, a jedan kraj otpornika R1 koji je u isto vrijeme povezan na pin 6 integriranog čipa s dvojnom vremenskom bazom NE556 koristi se kao ulaz signala, jedan kraj otpornika R1 je spojen na pin 14 integrisanog čipa sa dvostrukom bazom NE556, jedan kraj otpornika R2, jedan kraj otpornika R4, emiter PNP tranzistora VD1, odvod MOSFET-a Q1 i DC napajanje, a drugi kraj otpornika R1 je spojen na pin 1 integrisanog čipa sa dvojnom bazom NE556, pin 2 integrisanog čipa sa dvostrukom bazom NE556, pozitivni elektrolitički kapacitet kondenzatora C1 i međurelej. K1 normalno zatvoren kontakt K1-1, drugi kraj međureleja K1 normalno zatvoreni kontakt K1-1, negativni pol elektrolitskog kondenzatora C1 i jedan kraj kondenzatora C3 su povezani na masu napajanja, drugi kraj kondenzatora C3 je spojen na pin 3 integriranog čipa s dvojnom vremenskom bazom NE556, pin 4 integriranog čipa s dvojnom vremenskom bazom NE556 je istovremeno povezan na pozitivni pol elektrolitskog kondenzatora C2 i drugi kraj otpornika R2, a Negativni pol elektrolitskog kondenzatora C2 je spojen na masu napajanja, a negativni pol elektrolitskog kondenzatora C2 je spojen na masu napajanja. Negativni pol C2 spojen je na uzemljenje napajanja, pin 5 integriranog čipa s dvojnom vremenskom bazom NE556 spojen je na jedan kraj otpornika R3, drugi kraj otpornika R3 je spojen na pozitivni fazni ulaz komparatora napona , negativni fazni ulaz komparatora napona spojen je na pozitivni pol diode D1 i drugi kraj otpornika R4 u isto vrijeme, negativni pol diode D1 je spojen na masu napajanja, a izlaz komparator napona je spojen na kraj otpornika R5, drugi kraj otpornika R5 je spojen na PNP tripleks. Izlaz komparatora napona spojen je na jedan kraj otpornika R5, drugi kraj otpornika R5 spojen je na bazu PNP tranzistora VD1, kolektor PNP tranzistora VD1 je spojen na pozitivni pol diode D2, negativni pol diode D2 spojen je na kraj otpornika R6, kraj kondenzatora C4 i kapiju MOSFET-a u isto vrijeme, drugi kraj otpornika R6, drugi kraj kondenzator C4 i drugi kraj međureleja K1 su svi spojeni na zemljište za napajanje, a drugi kraj međureleja K1 je spojen na izvor izvoraMOSFET.
Kolo za zadržavanje MOSFET-a, kada A daje nizak signal okidača, u ovom trenutku postavljen je integrirani čip s dvojnom vremenskom bazom NE556, integrirani čip s dvojnom vremenskom bazom NE556 pin 5 izlazni visoki nivo, visok nivo u pozitivnoj fazi ulaza naponskog komparatora, negativni fazni ulaz komparatora napona pomoću otpornika R4 i diode D1 za obezbjeđivanje referentnog napona, u ovom trenutku, izlazni komparator napona visok nivo, visoki nivo da bi trioda VD1 provodila, struja koja teče iz kolektora triode VD1 puni kondenzator C4 kroz diodu D2, au isto vrijeme, MOSFET Q1 provodi, u ovom trenutku, zavojnica međureleja K1 se apsorbira, a međurelej K1 normalno zatvoreni kontakt K 1-1 je isključen, a nakon međureleja relej K1 normalno zatvoreni kontakt K 1-1 je isključen, napajanje istosmjernom strujom za 1 i 2 stope integriranog čipa s dvojnom bazom NE556 osigurava da se napon napajanja pohrani sve dok napon na pin 1 i pin 2 dual- Integrisani čip NE556 sa vremenskom bazom se puni do 2/3 napona napajanja, integrisani čip NE556 sa dvostrukom bazom se automatski resetuje, a pin 5 integrisanog čipa sa dvostrukom bazom NE556 se automatski vraća na niski nivo, a naredni krugovi ne rade, dok se u ovom trenutku kondenzator C4 prazni kako bi održao MOSFET Q1 provodljivost do kraja pražnjenja kapacitivnosti C4 i otpuštanja zavojnice međureleja K1, međureleja K1 normalno zatvoren kontakt K 11 zatvoren, u ovom trenutku vrijeme kroz zatvoreni međurelej K1 normalno zatvoren kontakt K 1-1 će biti integrirani čip s dvostrukom vremenskom bazom NE556 1 stopa i 2 stope isključenja napona, za sljedeći put na dvostruku vremensku bazu integrirani čip NE556 pin 6 za osiguranje niske okidač signala za pripremu integriranog čipa NE556 s dvojnom vremenskom bazom.
Struktura kola ove aplikacije je jednostavna i nova, kada se integrisani čip sa dvojnom vremenskom bazom NE556 pin 1 i pin 2 puni do 2/3 napona napajanja, integrisani čip sa dvostrukom vremenskom bazom NE556 može se automatski resetovati, integrisani čip sa dvostrukom vremenskom bazom NE556 pin 5 se automatski vraća na niski nivo, tako da naredni krugovi ne rade, tako da se automatski zaustavlja punjenje kondenzatora C4, a nakon zaustavljanja punjenja kondenzatora C4 koji održava MOSFET Q1 provodljivost, ova aplikacija može kontinuirano održavatiMOSFETQ1 provodljiv 3 sekunde.
Uključuje otpornike R1-R6, elektrolitičke kondenzatore C1-C3, kondenzator C4, PNP tranzistor VD1, diode D1-D2, međurelej K1, komparator napona, integrisani čip sa dvostrukom vremenskom bazom NE556 i MOSFET Q1, pin 6 integrisane dvostruke vremenske baze čip NE556 se koristi kao signalni ulaz, a jedan kraj otpornika R1 je spojen na pin 14 integrisanog čipa sa dvojnom vremenskom bazom NE556, otpornik R2, pin 14 integrisanog čipa sa dvostrukom vremenskom bazom NE556 i pin 14 dvostrukog vremena osnovni integrisani čip NE556, a otpornik R2 je povezan na pin 14 integrisanog čipa sa dvojnom vremenskom bazom NE556. pin 14 integrisanog čipa sa dvostrukom bazom NE556, jedan kraj otpornika R2, jedan kraj otpornika R4, PNP tranzistor
Kakav princip rada?
Kada A daje nizak signal za okidanje, tada se set NE556 integriranog čipa s dvojnom bazom, integrirani čip s dvojnom bazom NE556 pin 5 na visokom nivou, visoki nivo u pozitivnom faznom ulazu komparatora napona, negativnim faznim ulazom na komparator napona pomoću otpornika R4 i diode D1 kako bi se osigurao referentni napon, ovaj put, izlazni komparator napona visok nivo, visok nivo provodljivosti tranzistora VD1, struja teče od kolektora tranzistora VD1 kroz diodu D2 do kondenzator C4 se puni, u ovom trenutku, srednji relej K1 zavojnica usis, srednji relej K1 zavojnica usis. Struja koja teče iz kolektora tranzistora VD1 puni se na kondenzator C4 preko diode D2, a istovremeno,MOSFETQ1 provodi, u ovom trenutku se kalem srednjeg releja K1 usisava, a međurelej K1 normalno zatvoreni kontakt K 1-1 se isključuje, a nakon što se međurelejski normalno zatvoreni kontakt K 1-1 isključi, napajanje napon napajanja koji obezbjeđuje istosmjerni izvor napajanja za 1 i 2 stope integriranog čipa s dvojnom vremenskom bazom NE556 se pohranjuje do kada se napon na pin 1 i pin 2 integriranog čipa s dvojnom vremenskom bazom NE556 napuni do 2/3 napon napajanja, integrisani čip sa dvostrukom bazom NE556 se automatski resetuje, a pin 5 integrisanog čipa sa dvostrukom bazom NE556 se automatski vraća na nizak nivo, a naredni krugovi ne rade, a u ovom trenutku, kondenzator C4 se isprazni kako bi se održao MOSFET Q1 provodnost do kraja pražnjenja kondenzatora C4, a zavojnica međureleja K1 je otpuštena, a međurelej K1 normalno zatvoreni kontakt K 1-1 je isključen. Relej K1 normalno zatvoren kontakt K 1-1 zatvoren, ovaj put preko zatvorenog međureleja K1 normalno zatvoren kontakt K 1-1 će biti dvostruko bazni integrirani čip NE556 1 stope i 2 stope na okidaču napona, sljedeći put za pin 6 sa integrisanim čipom sa dvostrukom bazom NE556 za obezbeđivanje signala okidača za postavljanje niskog nivoa, kako bi se izvršile pripreme za set NE556 integrisanih čipova sa dvostrukom bazom.
Vrijeme objave: Apr-19-2024
