Zahtjevi za MOSFET upravljački krug

Vrijeme objave: Jul-24-2024

Sa današnjim MOS drajverima postoji nekoliko izuzetnih zahtjeva:

1. Primjena niskog napona

Prilikom primjene 5V prebacivanjanapajanje, u ovom trenutku ako se koristi tradicionalna struktura totemskog stupa, jer trioda ima samo 0,7V gore i dolje gubitak, što rezultira specifičnim konačnim opterećenjem kapije na naponu je samo 4,3V, u ovom trenutku, korištenje dozvoljenog napona vrata od 4.5VMOSFETs postoji određeni stepen rizika.Ista situacija također se javlja u primjeni 3V ili drugog niskonaponskog prekidačkog napajanja.

2. Široka primjena napona

Napon ključanja nema numeričku vrijednost, on varira s vremena na vrijeme ili zbog drugih faktora. Ova varijacija uzrokuje nestabilan pogonski napon koji MOSFET-u daje PWM kolo.

Kako bi se MOSFET bolje osigurao pri visokim naponima gejta, mnogi MOSFET-ovi imaju ugrađene regulatore napona kako bi se ograničila veličina napona na gejtu. U ovom slučaju, kada se pogonski napon dovede do većeg napona regulatora, nastaje veliki gubitak statičke funkcije.

Istovremeno, ako se osnovni princip otporničkog djelitelja napona koristi za smanjenje napona gejta, desiće se da ako je napon ključa veći, MOSFET radi dobro, a ako se smanji napon ključa, napon kapije neće biti dovoljno, što dovodi do nedovoljnog uključivanja i isključivanja, što će povećati funkcionalni gubitak.

MOSFET zaštitni krug od prekomjerne struje kako bi se izbjegle nesreće pregaranja napajanja (1)

3. Dvonaponske primjene

U nekim kontrolnim krugovima, logički dio kola primjenjuje tipični napon podataka od 5V ili 3.3V, dok dio izlazne snage primjenjuje 12V ili više, a dva napona su povezana na zajedničku masu.

Ovo jasno daje do znanja da se strujni krug mora koristiti tako da niskonaponska strana može razumno manipulirati visokonaponskim MOSFET-om, dok će visokonaponski MOSFET biti u stanju da se nosi sa istim poteškoćama spomenutim u 1 i 2.

U ova tri slučaja, konstrukcija totema ne može zadovoljiti izlazne zahtjeve, a čini se da mnoge postojeće MOS upravljačke IC-ove ne uključuju konstrukciju ograničavanja napona na kapiji.